SK 海力士在 SEDEX 2026 展会上推出 HBF 内存解决方案，计划于 2027 年 1 月实现标准化

SK 海力士于 10 月 14 日在首尔 Coex 举行的 2026 年半导体展览会（SEDEX 2026）上，展示了高带宽闪存（HBF）和 3D 堆叠 DRAM，作为下一代人工智能内存解决方案。SK 海力士首席开发官 Ahn Hyun 表示，这些技术旨在应对人工智能推理需求激增所导致的内存数据传输瓶颈。HBF 的带宽约为现有高带宽内存（HBM）的一半，但容量可达到 HBM 的 10 倍以上；而 3D 堆叠 DRAM 则将 DRAM 直接置于图形处理单元（GPU）和神经处理单元（NPU）上方，以缩短数据传输距离。该公司计划于 2027 年 1 月敲定 HBF 技术标准，并围绕其构建生态系统。根据 Ahn 的主题演讲，人工智能基础设施的性能预计将从 2026 年到 2030 年提升 20 倍，而推理服务请求量将每年增长 7 倍。

SK 海力士将于 2027 年 1 月敲定 HBF 技术标准

HBF 是一种下一代内存技术，它不使用 DRAM，而是将 NAND 闪存垂直堆叠，并通过硅通孔（TSV）连接各层。SK 海力士表示，NAND 的响应速度低于 DRAM，且写入耐久性存在限制，但在人工智能推理中，数据读取次数比写入次数多出数十万倍。

SK 海力士通过应用预取技术提前获取数据，以解决 NAND 的速度限制。该公司计划于 2027 年 1 月敲定技术标准，并围绕其构建生态系统。

Ahn 在主题演讲中表示：“随着人工智能推理需求激增，我们将克服内存数据传输瓶颈。如果将人工智能基础设施在 2026 年的性能设为 1，那么到 2030 年将提升至 20 倍。内存必须不再只是一个独立组件，而应构建新的层级来解决这一瓶颈。”

SK 海力士推出用于人工智能处理单元的 3D 堆叠 DRAM

SK 海力士将 3D 堆叠 DRAM 强调为另一项关键技术。该解决方案将 DRAM 直接置于 GPU 和 NPU 上方，与现有 HBM 相比，可缩短数据传输距离。

这项技术与 HBF 一同展示，属于 SK 海力士克服 HBM 在人工智能应用中局限性的战略组成部分。

长鑫科技和三星电子开发用于服务器的 4F² DRAM 技术

中国内存制造商长鑫科技（CXMT）已释放信号，表示将采用 4F²，这是一种用于服务器的下一代 DRAM 技术。三星电子也表示正在开发该技术。

在 10 月 14 日被问及进展时，三星电子首席技术官兼总裁 Song Jae-hyuk 表示：“我们正在努力推进。”

4F² 是描述单个 DRAM 单元占用面积的单位。与现有的 6F² 结构相比，下一代技术可将单元面积减少约三分之一。

常见问题

SK 海力士于 10 月 14 日在 SEDEX 2026 上展示了什么？

SK 海力士于 10 月 14 日在首尔 Coex 举行的 2026 年半导体展览会上，展示了高带宽闪存（HBF）和 3D 堆叠 DRAM，作为下一代人工智能内存解决方案。该公司首席开发官 Ahn Hyun 发表了主题演讲，解释这些技术如何解决人工智能推理应用中的内存数据传输瓶颈。

SK 海力士何时将敲定 HBF 技术标准？

据该公司在 SEDEX 2026 上的公告，SK 海力士计划于 2027 年 1 月敲定 HBF 技术标准，并围绕其构建生态系统。

HBF 与 HBM 内存有什么区别？

HBF 的带宽约为现有高带宽内存（HBM）的一半，但容量可达到 HBM 的 10 倍以上。HBF 不使用 DRAM，而是将 NAND 闪存垂直堆叠，并通过硅通孔（TSV）连接各层；而 HBM 使用 DRAM。在人工智能推理中，数据读取次数比写入次数多出数十万倍，因此 NAND 较慢的写入速度不那么关键。